ПЛИС

А кто-нибудь с этими, судя по всему, чудесными микросхемами работал ?

Вопросы есть !

Wladimir_TS: Вопросы есть !
Так задайте!
Я , правда, не работал, но может что-нить отвечу.

Во первых корпус - насколь я понимаю - с этим у ПЛИС напряг - тоесть корпусов с шагом 1,25 мм практически нет. Но все-же пролетают 44 и 84 выводные корпуса, но касаемо шага - не нашел - в даташитах нет габаритов корпусов. Если с шагом 1,25 нет в широкой продаже, то тема сразу закрыта, это минимальный шаг, который я смогу распаять хоть как-то.

Второе. Внутри должно реализовываться не менее 5000 триггеров (4096 байт озу и схема его хитрой выборки (реализован счетчик, регистра 2х8, схема сравнения чисел 8 бит (>,,=), приемник I2C с декодированием адреса, слейв без передачи, ну и еще мелочи на 2 десятка триггеров). Скорость работы триггеров в счетном режиме не менее 35-40, а лучше 60 мГц. Совместимость по входным уровням с 5 вольтовой логикой.

Програмирование - байт-бластером или внешним ПЗУ и доступность ПО хоть пиратского.

Wladimir_TS: А кто-нибудь с этими, судя по всему, чудесными микросхемами работал ?

Я работал.

Wladimir_TS: Во первых корпус - насколь я понимаю - с этим у ПЛИС напряг - тоесть корпусов с шагом 1,25 мм практически нет. Но все-же пролетают 44 и 84 выводные корпуса, но касаемо шага - не нашел - в даташитах нет габаритов корпусов. Если с шагом 1,25 нет в широкой продаже, то тема сразу закрыта, это минимальный шаг, который я смогу распаять хоть как-то.

CPLD есть в корпусах PLCC с четырехсторонним расположением выводов с шагом 1,27, однако эти корпуса лучше вставлять в панельки. Панельки бывают трухольные(для монтажа в отверстия) с шагом ног 2,54 мм и SMD с шагом 1,27.

А чего вы пугаетесь меньшего шага? С ним даже проще паять

Wladimir_TS: Второе. Внутри должно реализовываться не менее 5000 триггеров (4096 байт озу и схема его хитрой выборки (реализован счетчик, регистра 2х8, схема сравнения чисел 8 бит (>,,=), приемник I2C с декодированием адреса, слейв без передачи, ну и еще мелочи на 2 десятка триггеров). Скорость работы триггеров в счетном режиме не менее 35-40, а лучше 60 мГц. Совместимость по входным уровням с 5 вольтовой логикой.

Боюсь, что это тянет на FPGA, которым уже нужна внешняя конфигурационная ПЗУха.

Wladimir_TS: Програмирование - байт-бластером или внешним ПЗУ и доступность ПО хоть пиратского.

Программы разработки у Альтеры и Ксайлинкс(не уверен) бесплатные. Программируются Альтеры байт-бластером.

>Программы разработки у Альтеры и Ксайлинкс(не уверен) бесплатные.
Web Edition бесплатные, но для описанных задач хватит.

>Wladimir_TS:Совместимость по входным уровням с 5 вольтовой логикой.
у Альтеры CPLD семейства: полностью 5 В - MAX7000S но они на него цены подняли немеряно,
мах2 ,точно 3.3 В, ставить буферы - EPM1270 есть в 144 TQFP, EPM570 есть в 100 TQFP шаг 0.5.
Может быть даже хватит места под все описаное.
если fpga они все давно не 5 В, а конфигураторы доступны в dip8 даже для циклонов
у Xilinx 9500 полностью 5В, XC95144- точно в tqfp .

Я меньшего шага не вижу просто.

А почему в панельки ?

Количество триггеров выросло - ведь на каждый байт нужно 8 триггеров - итого 15000 триггеров или 30000 ячеек.

Внешнее ПЗУ - вообще замечательно - у мена в системе проц есть - можно сделать обновление прошивки через UART.

Если вы работали - ткните носом в тип конкретной микросхемы.

30000 ячеек - это точно уже FPGA. Те, у которых в обозначении 30К, FLEX10K - EPF10K30.

Цены на MAX7000 подняли потому что их с производства скоро снимут.

Wladimir_TS: Я меньшего шага не вижу просто.

Ну, увеличительные стекла есть Нечего его бояться.

Я бы память оставил внешней.

>Wladimir_TS:
>А почему в панельки ?
PLCC можно и так паять но в кроватке она лучше смотрится, и перегрева не боится.

Память лучше использовать внешнюю, 1 мелкосхемка, а там хоть 4кб хоть 64кб
а в плиске реализовывать интерфейс или брать FPGA типа циклон там на кристале память уже внутри есть.
по скорости работы практически любая подойдет.

RusLat: Память лучше использовать внешнюю
А в ПЛИС можно сделать FIFO для "отрицательного времени"