|
|
|
|
|
немного не догоняю 
в таблице "свойств" указана частота 80Мгц, а по тексту везде 128Мгц - так сколько точно??? |
|
|
|
80МГц - внутренняя тактовая частота, но выходы могут работать на 128МГц. Таким образом можно строить даже передатчики ТВ и FM сигналов. Синтезировать прямо с выводов процессора, безо всяких контуров и т.д. Именно на таком способе делается выход с P8X32A полноценного ТВ-сигнала, который можно сразу подавать на вход телевизора. На форуме Parallax есть ветка, в которой также обсуждается построение стерео FM-передатчика. |
|
|
|
Different: Different
сегодня, 07:06
80МГц - внутренняя тактовая частота, но выходы могут работать на 128МГц. Таким образом можно строить даже передатчики ТВ и FM сигналов. Синтезировать прямо с выводов процессора, безо всяких контуров и т.д. Именно на таком способе делается выход с P8X32A полноценного ТВ-сигнала, который можно сразу подавать на вход телевизора. На форуме Parallax есть ветка, в которой также обсуждается построение стерео FM-передатчика. Тут уже разбирали - читать порты во внутреннюю память он чуть-ли не на 10 мГц умеет.
|
|
|
|
Wladimir_TS: А что вы подразумеваете под словом "читать во внутреннюю память"? 
Опрос любого входа порта ОДНИМ ядром может достигать 20МГц (машинный цикл - 4 такта), но обращаться к порту свободные ядра могут в любой момент времени. Используйте 4 ядра поочередно и таскайте данные в память конвеером - вот вам и скорость 80МГц. К тому же для малых объемов данных можно использовать RAM самого ядра.
128МГц приведено для справки при тактировании внешним сигналом, потому что работоспособность PLL не гарантируется на таких частотах. Хотя умельцы запросто разгоняют его до 100МГц и выше. |
|
|
|
to Different
=== 128МГц приведено для справки при тактировании внешним сигналом, потому что работоспособность PLL не гарантируется на таких частотах.
+++ в даташите пишут что внешний сигнал 80, а вот от PLL 128 - например рисунок на стр20 русского перевода(в английском аналогичный). -- crystal oscillator DC-80 MHz, 4-8 MHz with clock PLL(16x must be 64-128 MHz)
стр 30 - Внутренняя частота ФАПЧ должна находиться в пределах от 64 МГц до 128 МГц – это соответствует частоте на XIN от 4 МГц до 8 МГц.
стр 27 английского даташита нормирует потребляемый ток при частотах до 160 МГц при PLL и до 100 МГц при внешнем.
=== К тому же для малых объемов данных можно использовать RAM самого ядра
+++ за 4 такта ког только в кэш и успеет загрузиться. К "внешней" памяти доступ 1раз за 16 тактов(стр.25).
|
|
|
|
AnSi: Даташит предварительный, версия 0.3, содержит некоторые нестыковки, почитайте форум, а именно самого разработчика - Чипа. Он все подробно объясняет.
Да, запись в память хаба идет один раз за 16 тактов. Но это только для одного ядра и сразу 32 бита. Что вам мешает накапливать 4 байта в кеше каждого ядра и сбрасывать их одним словом? Таким образом, вам не нужен частый доступ к хабу.
Оценивать скорость в МГц не очень правильно. Прикинул еще раз скорость потока - вполне возможно получить скорость 80Мбайт/с чтения с порта (для упрощения возьмем внешнюю шину шириной 8 бит) и записи в память хаба. Для этого потребуется всего 5 ядер. Естественно, это пиковая производительность, память хаба не резиновая. Но P8X32A и не для этого разрабатывался. Это не коммутатор/маршрутизатор потоков, а просто контроллер/процессор для обработки событий реального времени. |
|
|
|
=== содержит некоторые нестыковки, почитайте форум
+++ прикольно-однако, изучать контроллер по форуму, а не по даташиту
=== Оценивать скорость в МГц не очень правильно ... для обработки событий реального времени.
+++ как раз для реального времени важны и мегагерцы и время выполнения команд, а в настольном калькуляторе мегагерцы не важны.
=== вполне возможно получить скорость 80Мбайт/с чтения с порта (для упрощения возьмем внешнюю шину шириной 8 бит) и записи в память хаба. Для этого потребуется всего 5 ядер.
+++ интересно взглянуть на код, только на ассемблере, т.к. время выполнения SPINа не нормировано (опять неувязка с реальным временем). |
|
|
|
AnSi: Даташит предварительный, был сделан в черновом варианте по просьбам промышленников. А нестыковки в любом деле бывают. Каждый блок процессора разрабатывался и отлаживался отдельно, вот и не стыкуется пока. Кому надо, тот разберется.
Важны не только мегагерцы и время выполнения команд, но еще и понимание параллелизма выполнения задачи. Именно для этого нужно учитывать скорость потока n-разрядных данных. Порты читать, как уже говорилось, можно на максимальной тактовой частоте - 80МГц.
Ассемблер и существует для реального времени. Spin тут ни при чем. Не нужно мешать котлеты с мухами. |
|
|
|
Different: Кому надо, тот разберется.
Ага. Выложили мануалы на английском, русском и китайском. Народу прочтет - тьма. Дураки найдутся, оттестируют, напишут, исправят....
Неужели этот ребенок выживет? |
|
|
|
to Different
=== Кому надо, тот разберется... Важны ... понимание параллелизма выполнения задачи.
+++ параллельными процессами в однопроцессорных и многопроцессорных системах я занимаюсь давно, и пока моего понимания мне хватало, но понять как вы будете ПЯТЬЮ(странная цифра) процессорами делать 80М выборок порта(8бит) и успевать скидывать в "основную" память - хочется увидеть конкретно, общих фраз вы наговорили много, хочется конкретики.
--- такие серьёзные нестыковки - 80 и 128МГц - пугают - ВЫ предлагаете затратить время на изучение вашаго контроллера, разработку изделия и написание программы, а это займёт не один месяц, и в конце узнать что "автор" опубликовал черновик даташита и поэтому несколько месяцев своей жизни я потратил впустую, сорвал план выпуска продукции и вместо премии за разработку получил недоверие начальства, или узнать как вы выразились "что работоспособность не гарантируется" т.е. необходимо "отбирать" работоспособные экземпляры - это точно для любителей, только любителей чего?
|
|
|
|
|