|
|
|
|
|
Это к тому, что задержка полюбому будет очень маленькой, не тянет на недостаток. |
|
|
|
Ок, вычеркиваем, к слову если почитать первый пост то там кроме вещей указанных как недостатки есть еще приписка маленьким шрифтом что они не как недостатки рассматриваются а как нечто что исключено в моей конструкции  , не принимайте близко к сердцу, но смысл делать фурье по тысяче точек если неопределенность(это то что не поддается калибровке, я писал почему, вы же не хотите все возможные комбинации КУ PGA калибровать) входного сигнала по фазе скажем 1-2-3 градуса, это то что реально есть если потрудитесь измерить, про медвежуть вносимую трансимпедансным усилителем в рлц2 я вообще молчу. |
|
|
|
Neekeetos: Это балансный перемножитель на переключаем(ом/ых) конденсаторе. Что то я не пойму, что на что у Вас умножается?
Как по мне так реализован интегратор на переключаемых конденсаторах. |
|
|
|
Как по мне - тоже, но только если приглядеться к схеме формирования тактов то окажется что интеграторов два - инвертирующий и нет, которые переключаются с частотой 1/16 от входных тактов, отсюда перемножение на эту самую частоту. |
|
|
|
Так и не понял о каком синфазном сигнале вы ведёте речь. Поясните, если не трудно.
|
|
|
|
Neekeetos: Как по мне - тоже, но только если приглядеться к схеме формирования тактов то окажется что интеграторов два - инвертирующий и нет Всё я «повис», для того чтоб интегрировать с плюсом и минусом, надо конденсатор С1 «разворачивать». Потом я не понимаю, зачем инвертирующий и не инвертирующий интегратор.
Пусть интегратор будет инвертирующий и всё. Теперь… если напряжение на С1 будет меньше опорного напряжения то напряжение на интеграторе будет нарастать с каждым тактом измерения, если напряжение на С1 будет больше чем опорное напряжение, то напряжение на выходе интегратора будет снижаться. На выходе интегратора ставим два компаратора настроенных на верхний и нижний предел напряжения, и всё. По времени (количество измерений) нарастания или снижения напряжения на выходе интегратора находим амплитуду на входе интегратора простым делением в МК известного порогового напряжения компаратора на количество тактов измерения. По сути это АЦП. Как по мне то идея здравая, но вот, сколько в ней подводных камней оценить не могу. У меня была подобная идея, но я её не довёл до проверки в симуляторе. Жаль что у меня времени сейчас в обрез, я б её обкатал в симуляторе. Многократное суммирование одной и той же величины можно заменить знаком умножения. Я правильно понял суть принципа измерения амплитуды входного сигнала?
|
|
|
|
Да конечно, принцип описан верно , после интегратора можно и компаратором(ну или двумя) мерять время оно будет пропорционально входному напряжению. По поводу просто инвертирующего интегратора  , ну во1 если упростить схему и к примеру сделать вместо симметричного перемножителя просто УВХ(несимм. перемножитель) то она будет несколько хуже, например на вход собственно интегратора будет проникать смещение нуля со входа к примеру, тк УВХ не отделяет постоянную составляющую, кроме того в силу того что интергрируется только один полупериод схема также будет чуствительна к нечетным гармоникам (тогда как симметричная схема - только к четным ) входного сигнала. Есть еще один важный момент, та схема которая есть не зависит от паразитных емкостей на входе и выходе, те это parasitic insensitive integrator что для инвертирующего что для неинвертирующего варианта. Еще одно и важное - схема позволяет мерять разность между входами, те это дифф. интегратор, который также необходим для схемы измерителя RLC чтобы получать напряжение на шунте |
|
|
|
Вы эту схему я смотрю в Протеусе набирали, Вы её симулировали ? |
|
|
|
Само собой |
|
|
|
Файл не дадите? Мне в каком то смысле интересен Ваш подход, хочу просимулировать Ваш метод с шумами на входе. |
|
|
|
|